Генератор Verilog для умножителя по модулю на базе частичных сумм

Введите модуль:


Описание:
1) Модулярный умножитель сделанный на базе частичных сумм с редуцированными по модулю коэффициентами. Основная идея:
X = |AB|m = |(A0*20 + A1*21+ ... + Ak*2k)*(B0*20 + B1*21+ ... + Bk*2k)|m = |(A0*B0*20+0 + A0*B1*20+1 + ... + Ak*Bk*2k+k)|m


Main page