Генератор Verilog для позиционного синхронного MAC Unit

Выберите размерность входных данных (от 4 до 24 бит):
Выберите максимальную длину вектора (от 4 до 1024):
Округлить результат:
Разрядность выхода рассчитывается таким образом что бы операции над самым длинным вектором не выводили за границы диапазона.

Битность входа: 8
Битность выхода: 19


Описание:
- дефолтный позиционный MAC-Unit (умножение с накоплением).


Main page